

Зарегистрировано

« » 20 г.

подпись (расшифровка подписи)

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ
**«БЕЛГОРОДСКИЙ ГОСУДАРСТВЕННЫЙ НАЦИОНАЛЬНЫЙ
ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ»**
(НИУ «БелГУ»)

ИНСТИТУТ ИНЖЕНЕРНЫХ ТЕХНОЛОГИЙ И ЕСТЕСТВЕННЫХ НАУК

Кафедра информационных систем

**РАЗРАБОТКА ЦИФРОВОГО УПРАВЛЯЮЩЕГО
УСТРОЙСТВА**

(тема курсовой работы (проекта))

Курсовая работа

по дисциплине «Функциональные компоненты цифровых систем»

студента очной формы обучения

направления подготовки 09.03.02 «ИСиТ»

2 курса группы 07001608

Допущена к защите

« » 20 г.

Подпись (расшифровка подписи)

Научный руководитель:

Оценка

« » 20 г.

Подпись (расшифровка подписи)

БЕЛГОРОД 2017

ПЛАН КУРСОВОЙ РАБОТЫ

По дисциплине « »

на тему: « »

Исполнитель _____

Руководитель _____

Содержание

1. Техническое задание на проектирование	3
1.1. Цель и содержание курсовой работы.....	3
1.2. Требования к оформлению пояснительной записки.....	4
1.3. Вариант индивидуального задания для моделирования разработанного устройства.....	5
2. Синтез управляющего устройства(УУ)	6
2.1 Синтез пересчетного устройства(ПСУ)	6
2.1.1 Исходные данные	6
2.1.2 Порядок синтеза	6
2.1.3 Временные диаграммы сигнала синхронизации и выходных сигналов JK-триггеров.....	11
2.2 Синтез дешифратора выходных состояний ПСУ	12
2.2.1 Исходные данные	12
2.2.2 Порядок синтеза	12
2.2.3 Временные диаграммы входных и выходных сигналов дешифратора	14
2.3 Синтез управляющего генератора	15
2.3.1 Исходные данные	15
2.3.2 Расчет времязадающей цепи генератора импульсов	15
2.3.3 Временные диаграммы выходного сигнала таймера и JK-триггера.....	16
2.3.3 Синтез управляющего генератора	16
3. Результаты синтеза УУ	17
3.1 Схемная реализация УУ	17
3.2 Временные диаграммы сигналов устройства управления.....	18
3.3 Работа схемы.....	18
Заключение.....	19

1. Техническое задание на проектирование

1.1. Цель и содержание курсовой работы

.Целью курсовой работы является углубление знаний студентов, изучающих дисциплину «Цифровая схемотехника» по разделу «Функциональные узлы цифровых устройств».

.Курсовая работа предусматривает разработку схем управляющего устройства (УУ) в виде цифрового автомата, реализующего микропрограммный принцип построения: «одно состояние – одна микрокоманда».

Структурная схема устройства управления, подлежащего разработке представлена на рис.1.1.




Рис.1.1. Структурная схема управляющего автомата

Она включает:

- асинхронный RS-триггер (Т) с инверсными входами;
- управляемый генератор тактовых импульсов (G);
- 4-х разрядное пересчетное устройство (ПСУ), формирующее последовательность внутренних состояний УУ

$$Q^t = Q_3^t Q_2^t Q_1^t Q_0^t,$$

для

$$Q_0^t = \varphi_0(x^t; Q_0^{t-1}, Q_1^{t-1}, Q_2^{t-1}, Q_3^{t-1}),$$

$$Q_1^t = \varphi_1(x^t; Q_0^{t-1}, Q_1^{t-1}, Q_2^{t-1}, Q_3^{t-1}),$$

$$Q_2^t = \varphi_2(x^t; Q_0^{t-1}, Q_1^{t-1}, Q_2^{t-1}, Q_3^{t-1}),$$

$$Q_3^t = \varphi_3(x^t; Q_0^{t-1}, Q_1^{t-1}, Q_2^{t-1}, Q_3^{t-1}),$$

определяемых заданными значениями начального состояния ПСУ

$$Q_{нач} = Q_3^0 Q_2^0 Q_1^0 Q_0^0$$

и его модуля счета Ксч;

-двоичный дешифратор (DC), осуществляющий преобразование выходного кода ПСУ в m-разрядный унитарный позиционный код

$$Y^t = y_{m-1}^t \dots y_1^t y_0^t$$

для $m = K_{\text{СЧ}}$ и управляющих сигналов

$$y_1^t = \psi_1(Q_0^t, Q_1^t, Q_2^t, Q_3^t),$$

$$y_2^t = \psi_2(Q_0^t, Q_1^t, Q_2^t, Q_3^t),$$

⋮

$$y_m^t = \psi_m(Q_0^t, Q_1^t, Q_2^t, Q_3^t).$$

В исходном состоянии RS-триггер (Т) находится в положении “Reset” и управляемый генератор (G) выключен – тактовые импульсы не формируются. По сигналу «Пуск», поступающему от внешнего по отношению к УУ источника, RS-триггер (Т) переключается в состояние “Set”, ПСУ устанавливается в состояние Анач, а управляемый генератор (G) начинает вырабатывать последовательность тактовых импульсов $x(t)$. Каждый из формируемых тактовых импульсов вызывает изменение состояний ПСУ от Анач до Акон и последовательное появление на выходах $y_1, y_2, \dots, y_{m-1}$ управляющих сигналов с уровнем логической единицы U^1 , длительность которых определяется периодом следования тактовых импульсов (T_0). Появление единичного сигнала на выходе y_m соответствует завершению реализации микропрограммы. При этом на выходе дифференцирующей цепи (ДЦ) формируется сигнал «Останов.», который переключает RS-триггер (Т) в исходное состояние. Дифференцирующая цепь в данном случае необходима для того, чтобы сигнал «Останов» не препятствовал повторному действию сигнала «Пуск».

В ходе выполнения курсовой работы необходимо:

- по заданным исходным данным (индивидуальный вариант) осуществить синтез синхронного ПСУ), реализующего требуемую последовательность внутренних состояний УУ;
- выполнить синтез дешифратора (DC), формирующего управляющие сигналы $y_i(t)$;
- разработать принципиальные схемы управляемого генератора (G), RS-триггера (Т), дифференцирующей цепи и выполнить электрический расчет элементов разработанных принципиальных схем;
- произвести моделирование разработанных схем на ЭВМ;
- результаты выполнения курсовой работы оформить в виде пояснительной записки.

1.2. Требования к оформлению пояснительной записки

Пояснительная записка должна быть выполнена на стандартных (210 x 297 мм) листах писчей бумаги, переплетена в обложку из плотной бумаги или помещена в специальную папку.

Структура пояснительной записки включает:

1. Титульный лист.

2. Содержание.
3. Задание на выполнение курсовой работы с указанием индивидуального варианта задания для выполнения имитационного моделирования..
4. Синтез функционально-логических схем разрабатываемого устройства, включающая синтез отдельных функциональных узлов (ПСУ, дешифратора, генератора и т.п.).
5. Результаты имитационного моделирования на РС, включающего структурно-логические схемы проектируемых устройств в системе «Multisim » и временные диаграммы сигналов в них
6. Заключение.

1.3.Вариант индивидуального задания для моделирования разработанного устройства

Номер варианта..... X

Тип ПСУсинхронный с параллельным переносом

Модуль счета ПСУ6

Последовательность счета.....5- 3-7- 12- 4- 10

Тип триггеров, задаваемый
для реализации,.....JK (7476)

Тип дешифратора (DC) состояний ПСУ.....DC 4/6

Выходной код DC.....Унитарный

Тип логики, задаваемой для реализации схемыТТЛ

Управляемый генератор (GN)..... на базе ИМС

Параметры управляющих сигналов:

- длительность0,1с

- период повторения.....0,2с

-скважность.....2

- амплитуда.....уровень ТТЛ

Индикация:

- выходных состояний ПСУ:цифровая (шестнадцатеричный код)

- управляющих сигналов.....светодиоды (probes)

2. Синтез управляющего устройства(УУ)

2.1 Синтез пересчетного устройства(ПСУ)

2.1.1 Исходные данные

1. Тип ПСУ – синхронный с параллельным переносом
2. Модуль счета – 6
3. Последовательность смены состояний – 5, 3, 7, 12, 4, 10
4. Тип триггеров, заданных для реализации – JK 7476
5. Индикация выходных состояний – цифровая (шестнадцатеричный код)

2.1.2 Порядок синтеза

- Граф выходных состояний




Рис.2.1. Граф выходных состояний ПСУ

- Число триггеров
 $N = \lceil \log_2 A_{\max} \rceil = 4$
 Где $A_{\max} = 12$
- Таблица выходных состояний ПСУ, функций переходов и входов триггеров

	Q ₃	Q ₂	Q ₁	Q ₀	F _{Q3}	F _{Q2}	F _{Q1}	F _{Q0}	J ₃	K ₃	J ₂	K ₂	J ₁	K ₁	J ₀	K ₀
5	0	1	0	1	0	$\overline{1}$	$\overline{1}$	1	0	X	X	1	1	X	X	0
3	0	0	1	1	0	$\overline{1}$	1	1	0	X	1	X	X	0	X	0
7	0	1	1	1	$\overline{1}$	1	$\overline{1}$	$\overline{1}$	1	X	X	0	X	1	X	1
12	1	1	0	0	$\overline{1}$	1	0	0	X	1	X	0	0	X	0	X
4	0	1	0	0	$\overline{1}$	$\overline{1}$	$\overline{1}$	0	1	X	X	1	1	X	0	X
10	1	0	1	0	$\overline{1}$	$\overline{1}$	$\overline{1}$	$\overline{1}$	X	1	1	X	X	1	1	X
15*	1	1	1	1	$\overline{1}$	1	$\overline{1}$	1	X	1	X	0	X	1	X	0

Таблица 1. Таблица выходных состояний ПСУ Q₃...Q₀, функций переходов F_{Q3}...F_{Q0} и входов триггеров J₃...J₀, K₃...K₀

- СДНФ входных сигналов триггеров

$$J_3 = \overline{Q_3} * Q_2 * Q_1 * Q_0 + \overline{Q_3} * Q_2 * \overline{Q_1} * Q_0$$

$$J_2 = \overline{Q_3} * \overline{Q_2} * Q_1 * Q_0 + Q_3 * \overline{Q_2} * \overline{Q_1} * \overline{Q_0}$$

$$J_1 = \overline{Q_3} * Q_2 * \overline{Q_1} * Q_0 + \overline{Q_3} * Q_2 * Q_1 * \overline{Q_0}$$

$$J_0 = Q_3 * \overline{Q_2} * Q_1 * \overline{Q_0}$$

$$K_3 = Q_3 * Q_2 * \overline{Q_1} * \overline{Q_0} + \overline{Q_3} * \overline{Q_2} * \overline{Q_1} * \overline{Q_0} (+ Q_3 * Q_2 * Q_1 * Q_0)^*$$

$$K_2 = \overline{Q_3} * Q_2 * \overline{Q_1} * Q_0 + \overline{Q_3} * Q_2 * Q_1 * \overline{Q_0}$$

$$K_1 = \overline{Q_3} * Q_2 * Q_1 * Q_0 + Q_3 * \overline{Q_2} * Q_1 * \overline{Q_0} (+ Q_3 * Q_2 * Q_1 * Q_0)^*$$

$$K_0 = \overline{Q_3} * Q_2 * Q_1 * Q_0$$

(+ Q₃ * Q₂ * Q₁ * Q₀)^{*} - Дополнение, требуемое для корректного перехода из начального состояния триггеров (15) в первое состояние УУ (5).

- Минимизация СДНФ с помощью Карт Карно
Доопределим отсутствующие состояния входов триггеров единицами.




Рис.2.2. Карта Карно для J_3




Рис. 2.3. Карта Карно для J_2




Рис.2.4. Карта Карно для J_1




Рис.2.5 Карта Карно для J_0




Рис 2.6..Карта Карно для K₃




Рис 2.7.. Карта Карно для K₂




Рис 2.8. Карта Карно для K₁




Рис 2.9.. Карта Карно для K₀

- МДНФ

$$J_3 = \overline{\overline{\overline{Q_0}} + Q_2 * Q_1} = \overline{Q_0 * \overline{Q_2} * Q_1}$$

$$J_2 = 1$$

$$J_1 = \overline{\overline{\overline{Q_3}} + Q_0} = \overline{Q_3 + \overline{Q_0}}$$

$$J_0 = \overline{\overline{Q_1}}$$

$$K_3 = 1$$

$$K_2 = \overline{\overline{\overline{Q_3}} * Q_2 * \overline{Q_1}}$$

$$K_1 = \overline{Q_2 + \overline{Q_0}} = \overline{Q_2} * Q_0$$

$$K_0 = \overline{\overline{\overline{Q_3}} * Q_2 * Q_1}$$

- Используем МДНФ для синтеза логических устройств Logic_J и Logic_K, полагая входными сигналами выходные состояния триггеров




Рис 2.10.. Функциональная схема блока Logic_J




Рис 2.11.. Функциональная схема блока Logic_K

- Триггерные устройства объединяем в блок JK_Counter




Рис 2.12.. Функциональная схема блока JK_Counter

- Соединив соответствующие блоки с помощью шин, получаем схему ПСУ




Рис 2.13.. Функциональная схема ПСУ

2.1.3 Временные диаграммы сигнала синхронизации и выходных сигналов JK-триггеров




Рис 2.14.. Временные диаграммы сигнала синхронизации CLK и выходных сигналов JK-триггеров Q3...Q0

2.2 Синтез дешифратора выходных состояний ПСУ

2.2.1 Исходные данные

- Тип дешифратора – DC 4/6
- Выходной код дешифратора – унитарный
- Базис логических элементов – Шеффера «И-НЕ»
- Индикация выходных состояний – светодиодная (Probe)

2.2.2 Порядок синтеза

- Таблица входных и выходных состояний дешифратора

	X ₃	X ₂	X ₁	X ₀	Y ₅	Y ₄	Y ₃	Y ₂	Y ₁	Y ₀
5	0	1	0	1	0	0	0	0	0	1
3	0	0	1	1	0	0	0	0	1	0
7	0	1	1	1	0	0	0	1	0	0
12	1	1	0	0	0	0	1	0	0	0
4	0	1	0	0	0	1	0	0	0	0
10	1	0	1	0	1	0	0	0	0	0
15	1	1	1	1	0	0	0	0	0	0

Таблица 2. Входные X₃...X₀ и выходные Y₅...Y₀ состояния дешифратора

- СДНФ

$$Y_0 = \overline{X_3} * X_2 * \overline{X_1} * X_0$$

$$Y_1 = \overline{X_3} * \overline{X_2} * X_1 * X_0$$

$$Y_2 = \overline{X_3} * X_2 * X_1 * X_0$$

$$Y_3 = X_3 * X_2 * \overline{X_1} * \overline{X_0}$$

$$Y_4 = \overline{X_3} * X_2 * \overline{X_1} * \overline{X_0}$$

$$Y_5 = X_3 * \overline{X_2} * X_1 * \overline{X_0}$$

- Минимизация СДНФ с помощью Карт Карно

Доопределим отсутствующие состояния входов триггеров до единиц.




Рис 2.15.. Карта Карно для минимизация СДНФ дешифратора

- МДНФ

$$Y_0 = \overline{X_1} * X_0$$

$$Y_1 = \overline{X_3} * \overline{X_2}$$

$$Y_2 = \overline{X_3} * X_2 * X_1$$

$$Y_3 = X_3 * X_2 * \overline{X_0}$$

$$Y_4 = \overline{X_3} * \overline{X_0}$$

$$Y_5 = X_3 * X_2$$
- Используем МДНФ для синтеза логического устройства DC




Рис 2.16. Функциональная схема блока DC

2.2.3 Временные диаграммы входных и выходных сигналов дешифратора




Рис 2.17. Временные диаграммы входных $X_3...X_0$ и выходных $Y_5...Y_0$ сигналов дешифратора

2.3 Синтез управляющего генератора

2.3.1 Исходные данные

- Реализовать управляемый генератор на базе интегрального таймера LM555
- Параметры управляемых сигналов:
 - Длительность – 0.1с
 - Период – 0.2с
 - Скважность – 2
 - Амплитудный уровень – ТТЛ
- Индикация выходных состояний – двух канальный осциллограф

2.3.2 Расчет время задающей цепи генератора импульсов

В качестве генератора импульсов выбираем стандартную схему мультивибратора на базе таймера LM555, выход которого, для получения заданной скважности $Q=2$, соединяем с JK-триггером 7476, включенного по схеме Т-триггера.

- Схема генератора импульсов




Рис 2.18. Схема генератора импульсов на интегральном таймере 555 и JK-триггере 7476N с рассчитанными значениями элементов времязадающей цепи

Результаты расчета элементов времязадающей цепи таймера

$$R_1 = 6.4 \text{ кОм}$$

$$R_2 = 3.6 \text{ кОм}$$

$$T = 0.1 \text{ с}$$

$$C_1 = \frac{T}{0.693 \cdot (R_4 + 2 \cdot R_5)} = 10.6 \text{ мкФ}$$

2.3.3 Временные диаграммы выходного сигнала таймера и JK-триггера




Рис 2.19.. Временные диаграммы выходного сигнала таймера (верхняя диаграмма) и JK-триггера (нижняя диаграмма)

2.3.4 Синтез управляющего генератора

Для того, чтобы выполнить задание, преобразуем схему генератора импульсов как показано на рисунке 2.20.




Рис. 3.20. Функциональная схема блока Cyclo_

Схема генератора импульсов дополнена следующими элементами:

- 1) JK-триггер U6A запускающий/останавливающий работу таймера. С начала подачи питания (начало симуляции), данный триггер предустанавливается в состояние $Q=H$, $\bar{Q}=L$. Данный триггер устанавливает состояние $Q=L$, $\bar{Q}=H$ с помощью асинхронного входа $\bar{CLR}$. Сигнал на этот вход поступает с линии SS, низкий уровень которого запускает машинный цикл. Данный триггер принимает состояние $Q=H$, $\bar{Q}=L$ при формировании сигнала высокого логического уровня из блока остановки машинного цикла (StopSignal) и при появлении очередного фронта на линии CLK.
- 2) Элемента «И-НЕ» U12 позволяет запускать УУ с помощью высокого логического уровня на линии SS.
- 3) Блок формирующий сигнал остановки ПСУ (StopSignal), собранный по схеме




Рис.2.21. Функциональная схема блока StopSignal

3. Результаты синтеза устройства управления

3.1 Схемная реализация устройства управления (УУ)




Рис.3.1.. Функциональная схема УУ

Схема включает в себя следующие элементы:

- 1) JK_Counter – блок JK-триггеров, хранящих значение ПСУ;
- 2) Logic_J и Logic_K – блоки, формирующие входные сигналы для JK-триггеров в блоке JK_Counter. Данный блок формирует следующие состояние ПСУ;
- 3) Cyclcr – блок Управляемого генератора импульсов;
- 4) DC – блок дешифратора;
- 5) 6 светодиодов Probe предназначенных для индикации текущего состояния блока DC;
- 6) DCD_HEX_GREEN предназначенный для индикации текущего состояния ПСУ;
- 7) Logic Analyzer предназначенный для сбора временных диаграмм сигналов УУ;
- 8) Interactive Digital Constant U17 – логический элемент, который формирует на выходе оба логических состояния. Выход данного элемента соединён с линией SS в блоке управляющего генератора импульсов. Высокий уровень на данном элементе соответствует началу машинного цикла УУ;
- 9) RC цепь $R_1 = 1\text{КОм}$, $C_3 = 1\text{ нФ}$. Данная цепь предназначена для формирования сигнала **power reset (P_RST)** при подачи питания (в начале симуляции). Данный сигнал подаётся на входы всех триггеров в УУ и устанавливает их в состояние $Q = \text{H}$, $\overline{Q} = \text{L}$. Продолжительность низкого логического уровня на выходе данной цепи примерно составляет $t = 0.693 \cdot R \cdot C = 0.7\text{ мс}$. По окончании этого времени, выходной сигнал данной цепи не играет никакой роли;

3.2. Временные диаграммы сигналов устройства управления




Рис.3.2. Временные диаграммы сигналов устройства управления.

Сигнал TMR_RST_ST – значение, снимаемое с ножки Reset таймера LM555, сигнал TMR_STP_S – сигнал завершения машинного цикла, формируемый блоком **StopSignal**

3.3 Работа схемы

Примем, что:

- 1) Interactive Digital Constant U17 на своём выходе формирует логический 0.
- 2) Таймер выключен (выход $\overline{Q}$ триггера U6A соответствует низкому логическому уровню)
- 3) Конденсатор C_1 во время задающей цепи таймера LM555 разряжен.
- 4) Выходное состояние блока (**StopSignal**) формирует на выходе значение низкого логического уровня.
- 5) Выходное состояние JK-триггер U11A генератора импульсов соответствует $Q = \text{H}$, $\overline{Q} = \text{L}$.

При появлении высокого логического уровня на линии SS, триггер U6A устанавливается в состояние $Q = \text{L}$, $\overline{Q} = \text{H}$, тем самым разрешая работу таймер. На выходе таймера Output появляется высокий уровень, конденсатор C_1 начинает заряжаться через резисторы R_4 и R_5 от V_{cc} . В момент, когда конденсатор зарядится до уровня $\frac{2 \cdot V_{cc}}{3}$ на выходе таймера Output появится низкий уровень, шунтируя конденсатор C_1 на землю. На уровне $\frac{V_{cc}}{3}$ на выходе таймера Output вновь появится высокий уровень, отключая шунтирующую цепь конденсатора.

Конденсатор вновь начинает заряжаться до уровня $\frac{2 \cdot V_{cc}}{3}$. Таким образом на выходе таймера формируется периодический сигнал.

Сигнал с выхода таймера поступает на тактирующий вход JK-триггера U11A. Каждый срез этого сигнала переключает триггер в противоположное состояние, тем самым на выходе триггера формируется меандр. Данный сигнал поступает по линии CLK на входы тактирования JK-триггеров в блоке **JK_Counter**. Срез сигнала на линии CLK переводит данные триггеры в состояние следующего такта машинного цикла ЦА.

По прошествии 6 периодов тактирующих импульсов и при появлении среза на линии CLK, JK-триггеры в **JK_Counter** на своем выходе сформируют значение конечного такта ЦА, которое подается на блок **StopSignal**. На выходе данного блока создается высокий логический уровень, который поступает на вход J JK-триггера. При появлении фронта на линии CLK, через инвертер U19, данный сигнал создаст срез на входе тактирования JK-триггера U6A, который «защёлкнет» стоп сигнал, и триггер перейдет в состояние $Q=N$, $\overline{Q}=L$, в результате чего таймер заблокируется.

ЦА будет находится в состоянии последнего такта до появления следующего высокого уровня на запускающей линии SS.

При подаче очередного сигнала высокого уровня на линию SS, JK-триггер U6A перейдет в состояние $Q=L$, $\overline{Q}=N$. Таймер вновь начнет формировать сигналы тактирования ЦА и по первому же срезу ЦА перейдет в состояние первого такта. Тем самым блок StopSignal перестанет формировать высокий уровень на своем выходе, пока ЦА снова не перейдет в состояние последнего такта.

Заключение

В результате выполненной курсовой работы решены следующие технические задачи:

- Выполнен синтез пересчетного устройства(ПСУ)
- Выполнен синтез неполного двоичного дешифратора выходных состояний ПСУ
- Разработана схема управляемого генератора, произведен расчет элементов времязадающей цепи генератора.
- Разработана схема управления запуском, реализующая микропрограммный принцип построения: «одно состояние – одна микрокоманда».
- Выполнено имитационное моделирование разработанного устройства управления в пакете в системе «Multisim NI 13».

Индивидуальное задание на выполнение курсовой работы выполнено в полном объеме.